- { "lsl64", shift_regs, 0, tvec_runtest, test_LSL },
- { "lsr64", shift_regs, 0, tvec_runtest, test_LSR },
- { "rol64", shift_regs, 0, tvec_runtest, test_ROL },
- { "ror64", shift_regs, 0, tvec_runtest, test_ROR },
- { "add64", arith_regs, 0, tvec_runtest, test_ADD },
- { "sub64", arith_regs, 0, tvec_runtest, test_SUB },
- { 0, 0, 0, 0, 0 }
+ { "lsl64", shift_regs, 0, test_LSL },
+ { "lsr64", shift_regs, 0, test_LSR },
+ { "rol64", shift_regs, 0, test_ROL },
+ { "ror64", shift_regs, 0, test_ROR },
+ { "add64", arith_regs, 0, test_ADD },
+ { "sub64", arith_regs, 0, test_SUB },
+ { 0, 0, 0, 0 }